求人お申し込み,電子,電子回路設計,論理回路,LSI メモリ開発フロントエンド Verilog,神奈川県,横浜市,メモリ開発,論理回路設計／年休120日以上／平均残業15H以下／福利厚生充実,【必須】・論理回路設計（System Verilog）・ソフトウェア仕様書の作成経験者・C言語、C++のコーディングまたは言語が読める・実装経験が直近1年以内にやっている方（直近のトレンドや実装を理解している方）,メモリのフロントエンド業務。ロジック回路（Verilog）での開発、及びソフトウェア仕様の検討業務。LSI開発経験及び、直近のツールや仕組みを理解し、実装まで行うため、開発メンバーとしての参加となります。基本的には、担当ブロックごとにチームが編成されています。より大容量・高速アクセス・低消費電力の製品を実現するための開発となり、論理回路設計、アナログ回路設計、レイアウト、設計ツール作成などの中で、論理回路設計を行って頂きます。,関東スターワークス株式会社,株式会社スターワークス

求人情報

求人番号	215288
求人概要	（神奈川県横浜市）メモリ開発メモリのフロントエンド業務。ロジック回路（Verilog）での開発、及びソフトウェア仕様の検討業務。 LSI開発経験及び、直近のツールや仕組みを理解し、実装まで行うため、開発メンバーとしての参加となります。基本的には、担当ブロックごとにチームが編成されています。より大容量・高速アクセス・低消費電力の製品を実現するための開発となり、論理回路設計、アナログ回路設計、レイアウト、設計ツール作成などの中で、論理回路設計を行って頂きます。LSI メモリ開発フロントエンド Verilog

求人番号

215288

求人概要

（神奈川県横浜市）メモリ開発メモリのフロントエンド業務。ロジック回路（Verilog）での開発、及びソフトウェア仕様の検討業務。 LSI開発経験及び、直近のツールや仕組みを理解し、実装まで行うため、開発メンバーとしての参加となります。基本的には、担当ブロックごとにチームが編成されています。より大容量・高速アクセス・低消費電力の製品を実現するための開発となり、論理回路設計、アナログ回路設計、レイアウト、設計ツール作成などの中で、論理回路設計を行って頂きます。LSI メモリ開発フロントエンド Verilog

名前必須
名前(カナ)必須
メールアドレス必須
電話番号必須
住所必須	都道府県：
現在の状況必須	離職中就業中就学中その他
＋任意項目を表示
性別任意	男性女性
生年月日任意
住所任意	郵便番号： -
任意	市区町村：
任意	町名番地：
勤務開始の希望時期任意	即日 1ヶ月以内 3ヶ月以内未定
履歴書・アップロード任意	※PDFのファイルがアップロード出来ます。 ※履歴書を添付する場合、ご使用ください。 ※スマートフォンからのアップロードは出来ない場合がございます。 ※ファイルサイズ：各 1MB まで
職務経歴書・アップロード任意	※PDFのファイルがアップロード出来ます。 ※職務経歴書を添付する場合、ご使用ください。 ※スマートフォンからのアップロードは出来ない場合がございます。 ※ファイルサイズ：各 1MB まで
今までの業務内容・テキスト任意	※履歴書・職務経歴書をアップロードされない場合、今までご経験された業務内容の詳細を記載ください（※３件程）
備考（お問合せ、ご要望などございましたらご記入ください。）任意
＋任意項目を表示

Job offer

求人情報

求人お申し込みフォーム